一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。

如果用D触发器构成三位二进制异步减法计数器,第4题中的时钟脉冲CP如何连接? 三位二进制计数器有 8 种状态。（ ） n位二进制加法计数器有（）个状态，最大计数器是（）。 一个4位二进制加法计数器起始状态为1001,若再输入4个计数脉冲，计数器的新状态为()   中国大学MOOC: 4位二进制加法计数器最多能累计（ ）个脉冲。 若4位二进制加法计数器正常工作时，初始状态0000,经过43个计数脉冲后，计数器的状态是（）   试用4位二进制同步加法计数器74LS161构成十进制加法计数器。   n位二进制加法计数器有（）个状态，最大计数值是（） 同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。() 一个5位的二进制加法计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（） 8位二进制计数器可以计数到256。   一个4位二进制加法计数器起始状态为1001,当最低位接到4个脉冲时，触发器为()   一个4位二进制加法计数器起始状态为1001,当最低位接到4个脉冲时，触发器为（）   使用4位二进制同步加法计数器74LS161实现256进制加法计数器时，只能采用同步方式扩展，不能采用异步方式扩展。（? ? ?） 用二进制异步计数器从0起做加法计数，最少需要       个触发器才能计数到100。(    )   由4个触发器组成的4位二进制加法计数器共有 一个四位二进制加法计数器起始状态为1001,当最低位接到4个脉冲时，触发器状态为（）   一个四位二进制计数器最多可累计16个脉冲。(   )   时序逻辑电路中，N位二进制加法计数器有（）个状态，最大计数值是（）   74LS192芯片属于四位二进制加法计数器（）