在VHDL语言中,下列对时钟边沿检测描述中,错误的是()。
A. if clk’event and clk=‘1’ then
B. if falling_edge(clk) then
C. if clk’event and clk=‘0’ then
D. if clk’stable and not clk=‘1’ then
查看答案
该试题由用户399****74提供
查看答案人数:6136
如遇到问题请
联系客服
正确答案
该试题由用户399****74提供
查看答案人数:6137
如遇到问题请联系客服