模为64的二进制计数器，它至少由       位触发器构成。(    )  

由4个触发器组成的4位二进制加法计数器共有 3位二进制计数器可以构成模值为的计数器。（ ） 同步二进制计数器一般由T触发器组成（） 5个主从JK触发器构成的二进制同步递增计数器，它的工作状态有种（） 有8个触发器数目的二进制计数器，它具有256个计数状态（ ） 用二进制异步计数器从0计数到十进制数60，至少需要（）个触发器 设计一个模值为256的二进制计数器，需要触发器的级数是()   三个D 触发器构成模8的同步二进制加法计数器的初态为101，经2016个时钟后，计数器状态为 二进制计数器就是指计数器在脉冲作用下，按二进制数变化顺序循环经历2的n次方个独立状态，n是指构成计数器的触发器的个数 二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态（ ） 如果异步二进制计数器的触发器个数为10个，则计数状态有（）种。 如果用D触发器构成三位二进制异步减法计数器,第4题中的时钟脉冲CP如何连接? 用四个触发器组成的计数器最多应有个有效状态，若要构成十二进制计数器，最少用个触发器，它有个无效状态。 用触发器做成64进制计数器,需要个触发器 异步二进制计数器一般接成            触发器。上升沿触发时，若CP端接低位触发器          端，则构成加法计数器；若CP  端接低位触发器      端，则构成减法计数器。下降沿触发时，若CP 端接低位触发器           端，则构成加法计数器；若CP端接低位触发器           端，则构成减法计数器。   利用两片 74LS161（四位二进制计数器）可以构成一个八位二进制计数器。（ ） 3）同步二进制加法计数器的容量取决于内部触发器的个数。 一个触发器只能存储（）位二进制数，表示为八进制数至少需要（）位触发器。   二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP相连。 用反馈复位法来改变由8位二进制加法计数器的模值，可以实现（）模值范围的计数器。