D触发器的输入D=1，在时钟脉冲作用下，输出端Q（）

在时钟脉冲的控制下，D触发器具有（）的功能。 D触发器在CP端脉冲作用后，其输出Qn+1=D。 D触发器在CP端脉冲作用后，其输出Qn+1=D。 对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（） T触发器，在T=1时，加上时钟脉冲，则触发器（） T触发器，在T＝1时，加上时钟脉冲，则触发器（） JK触发器在J、K端同时输入低电平，时钟脉冲CP作用后处于（）状态 T触发器，在T=1时，时钟脉冲一旦触发，触发器就会（） 一个T触发器,在T=1时,加上时钟脉冲,则触发器（） 一个T触发器，在T=1时，加上时钟脉冲，则触发器（????） 同步计数器是将计数脉冲同时输入到各级触发器，当输入计数时钟脉冲触发时，各级触发器的状态同时发生转移（） 同步计数器是将计数脉冲同时输入到各级触发器，当输入计数时钟脉冲触发时，各级触发器的状态同时发生转移。 同步D触发器在CP=1期间，当D端输入信号变化时，对输出Q端没有影响 T触发器的特点是：每输入一个时钟脉冲，就得到一个输出脉冲。 在时钟脉冲为1期间，选出允许输入信号改变的触发器（） 中国大学MOOC: 正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正边沿后Q为（ ）。 对于上升沿触发的D触发器，若D＝0，当时钟CP由0变为1时，触发器的状态Q为（）。 一个T触发器，在T=1时，来一个时钟脉冲后，则触发器()。 对钟控SR锁存器，当时钟脉冲为低电平时，输出端Q为( ) D触发器在D=1时，输入一个CP脉冲，其逻辑功能是（）。