D触发器的输入D=1，在时钟脉冲作用下，输出端Q（）

JK触发器在时钟脉冲作用下，触发器欲置1,其输入信号应为()。   D触发器的应用电路如图所示，设输出Q的初值为0，那么在时钟脉冲CP的作用下，输出Q为（） D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为: JK触发器在时钟脉冲作用下，触发器计数，其输入信号为（） JK触发器在时钟脉冲作用下，触发器保持，其输入信号为（） D触发器也可以构成寄存器电路，当输入端D为0时，再加一个移位正脉冲，D触发器输出端Q=（） JK触发器在时钟脉冲作用下，触发器置0，其输入信号为（） JK触发器在时钟脉冲作用下，输入状态可以为()。   在时钟脉冲作用下，边沿D触发器具有（）的逻辑功能。   对于 JK 触发器，当 J = 1，K = 1 时，在时钟脉冲作用下，触发器的状态将（ ）。 D触发器在CP端脉冲作用后，其输出Qn+1=D。 D触发器在CP端脉冲作用后，其输出Qn+1=D。 对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（） 触发器的状态由时钟脉冲的上升沿时D（数据）端的状态决定，而与触发器的原状态无关，这种触发器是（） 在时钟脉冲的控制下，D触发器具有（）的功能。 D触发器的逻辑功能可描述为：只要时钟脉冲一来，输出立即变成与输入相同的电平。() D触发器的逻辑功能可描述为：只要时钟脉冲一来，输出立即变成与输入相同的电平。   T触发器，在T＝1时，加上时钟脉冲，则触发器（） T触发器，在T=1时，加上时钟脉冲，则触发器（） D触发器只有时钟脉冲上升沿有效的品种。（ ）