GPIO模块中要让引脚输出高电平应该向FIOSET寄存器写入什么：()

脉冲宽度输出引脚PWM1.4对应的GPIO引脚是：() 脉冲宽度输出引脚PWM1.5对应的GPIO引脚是：() 与门是指全部输入端都是高电平时，输出才是高电平（） 输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是（）逻辑关系。 输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是逻辑关系 当输入端有高电平时，输出端都为高电平，这是门电路（） 当输入端都是高电平时，输出端才是高电平，这是门电路（） 只有输入都为高电平时，输出才是高电平是()门的逻辑关系。 输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是与或非逻辑关系。 输入与输出反相，输入高电平，输出低电平；输入低电平，输出高电平。即有1出0，有0出1，这就是与或非逻辑关系。 在与门的几个输入端中，只要有一个是高电平，其输出就是高电平。 在非门电路中，输入为高电平时，输出则为低电平 COMS电路输出的高电平是（） GPIO_SetBits(GPIOD, GPIO_Pin_0|GPIO_Pin_1|GPIO_Pin_2)的作用是（）: 把PD0,PD1,PD2设置成低电平|把PD0,PD1,PD2设置成高电平 cleanup可以清除GPIO模块的输出。 集成TTL与非门的输出高电平约为（）伏，输出低电平约为（）伏。 集成TTL与非门的输出高电平约为（）伏，输出低电平约为（）伏 一个门电路，只有当所有输入端均为高电平时，输出端才是高电平，否则输出端总是低电平。这是个（）电路。 异或门是指只要有一个输入端是高电平时，输出端就是高电平（） 一个逻辑电路，只有当所有输入端均为高电平时，输出端才是低电平，否则输出端总是高电平，这是个电路（）