下面由4个D触发器构成的时序逻辑电路称为（ ）计数器，有效状态有（ ）个

具有记忆功能的各类触发器是构成时序逻辑电路的基本单元。()   具有记忆功能的各类触发器是构成时序逻辑电路的基本单元。（） 由两个 D 触发器组成的计数器是（ ）计数器。 用 D 触发器可以构成计数器。（ ） 计数器可用触发器构成，个JK触发器可以构成一个十进制计数器（） 五个D触发器构成环形计数器，其计数长度为 Mealy型时序逻辑电路的输出与输入和触发器状态两者有关，而Moore型时序逻辑电路仅与触发器的状态有关 同步时序电路的是指由相同类型的触发器组成的时序逻辑电路。 计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。 时序逻辑电路结构上的特点是，由门电路和触发器组成。() 组合逻辑电路的基本单元是门电路 ， 时序逻辑电路的基本单元是触发器 在五进制计数器电路中要用个触发器，在三进制计数器电路中要用个触发器（） 时序逻辑电路具有记忆功能是因为电路中存在触发器。() 计数器的内部电路主要是由单稳态触发器构成。 五个D 触发器构成基本环形计数器，其有效循环状态数为 图示时序逻辑电路是一个（）。附：触发器的逻辑状态表为： 计数器、寄存器和加法器都属于时序逻辑电路。   不属于时序逻辑电路的计数器进制的为（）。 用4个触发器可以构成十进制计数器。   4个触发器可以构成()二进制计数器。