图示时序逻辑电路是一个（）。附：触发器的逻辑状态表为：

组合逻辑电路的基本单元是门电路 ， 时序逻辑电路的基本单元是触发器 触发器是构成时序逻辑电路的基本单元（） 触发器是一种时序电路，它是构成时序逻辑电路的基础。() 时序逻辑电路通常由触发器等器件构成。 时序逻辑电路的状态表示由（）。 所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。 下面由4个D触发器构成的时序逻辑电路称为（ ）计数器，有效状态有（ ）个 时序逻辑电路具有记忆功能是因为电路中存在触发器。() 同步时序逻辑电路的状态方程就是相应触发器的次态方程。() 时序逻辑电路的逻辑功能可以用方程组、状态表、状态图和时序图来表达。 同步时序逻辑电路中的无效状态是由于状态表没有达到最简。() 异步时序逻辑电路中，每次电路状态发生转换时，所有的触发器都有时钟信号（） 触发器组成时序逻辑电路存储部分的基本单元，它有两个状态，分别为（）和（）。 同步时序电路的是指由相同类型的触发器组成的时序逻辑电路。 时序逻辑电路结构上的特点是，由门电路和触发器组成。() 时序逻辑电路由存储电路和触发器两部分组成。() 分析给定的时序逻辑电路时，可以用来表示时序逻辑电路中各个触发器次态与现态间的关系 时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。 具有记忆功能的各类触发器是构成时序逻辑电路的基本单元。()   具有记忆功能的各类触发器是构成时序逻辑电路的基本单元。（）