如下Verilog HDL程序所描述的是一个触发器，对它的描述正确的是（）module FF（Q,DATA,CLK）input DATA,CLK;output Q;reg Q; always @ （posedge CLK） begin Q <= DATA; endendmodule

模10的环形计数器需要: 10个触发器|12个触发器|4个触发器|5个触发器 寄存器由触发器组成，一个触发器能存放位二进制数码（） 计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。 中国大学MOOC: 用触发器设计一个同步十七进制计数器需要的触发器数目是（ ）。 某触发器状态图如下，则该触发器为 AA010211：单稳态触发器具有一个稳态，双稳态触发器稳态（） 一个触发器可以记忆（或保存）个状态 一个n位数据寄存器需用个触发器（） 以下说法错误的是: 一个触发器可以触发一个对象的多个动画，但不可以触发多个对象的多个动画。|使用“放大缩小”动画放大图片后，图片失真。|在一张图片上可以绘制多个触发器形状，但一张图片只能作为一个触发器对象。|头部放大图片的退出动画不能和进入动画使用同一个触发器，如果头部放大图片进入后覆盖了进入动画的触发器区域。 条件触发器和状况触发器使用哪一个作为减少错误触发次数的基准？ 条件触发器和状况触发器使用哪一个作为减少错误触发次数的基准 把JK触发器两个输入端子连在一起作为一个输入就构成了T触发器，T触发器具有的逻辑功能是保持和（）。 一个触发器只能寄存一位（）数 单稳态触发器有一个稳态和一个暂稳态。 单稳态触发器它有一个稳态和一个暂稳态。 关于D触发器和JK触发器，以下描述不正确的是() 构造一个模6计数器需要 个状态， 个触发器 中国大学MOOC: 用触发器设计一个输出为1，3，8的电路，需要几个触发器 根据触发器的()，触发器可分为RS触发器、JK触发器、D触发器、T触发器等。 一个触发器能定义在多少个表中？（ ）