在异步时序电路中，各触发器CP端受相同的触发脉冲控制。()

同步时序电路存储电路的各触发器都受到同一时钟脉冲控制，所有触发器的状态变化均在同一时刻发生。()   同步时序电路的是指由相同类型的触发器组成的时序逻辑电路。 计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转，称异步计数器（） D触发器的特征方程Q”+1=D，而与 Q”无关，所以，D触发器不是时序电路。（ ） 触发器是一种时序电路，它是构成时序逻辑电路的基础。() D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。() 按CP时钟脉冲的触发方式分，触发器可以分为同步触发器和边沿触发器等，同步触发器能确保在一个CP脉冲期间，触发器只动作一次（） 触发器是时序电路的基本单元，一般常用的有（） 下列触发器不受CP脉冲控制的是()   同一CP控制各触发器的计数器称为异步计数器（ ） 异步时序电路与同步时序电路一样具有统一的时钟CP控制 在触发器中，当CP脉冲到来触发器时。以下对触发器状态表述错误的是（） 在JK触发器中，当J=K=1时，CP脉冲作用后，触发器状态（） 边沿触发器是指在CP脉冲上升或下降沿时刻进行触发的触发器。() 计数脉冲引至所有触发器的CP端，使应者转的触发器同时翻转，称同步计数器。 在JK触发器中，当J=K=1时，CP脉冲作用后，触发器状态不变（） 异步二进制计数器一般接成            触发器。上升沿触发时，若CP端接低位触发器          端，则构成加法计数器；若CP  端接低位触发器      端，则构成减法计数器。下降沿触发时，若CP 端接低位触发器           端，则构成加法计数器；若CP端接低位触发器           端，则构成减法计数器。   触发器实质上就是一种功能最简单的时序逻辑电路，是时序电路储存的记忆基础（） 触发器实质上是一种功能最简单的时序逻辑电路，是时序电路存储记忆的基础（） 在触发器中，（）端称为时钻脉冲输入端，输入控制信号，又称控制脉冲。