所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。

触发器是构成时序逻辑电路的基本单元（） 异步时序电路的各级触发器不能共用一个时钟脉冲。 Mealy型时序逻辑电路的输出与输入和触发器状态两者有关，而Moore型时序逻辑电路仅与触发器的状态有关 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（??? ） 所有的触发器都有时钟信号（） 图示时序逻辑电路是一个（）。附：触发器的逻辑状态表为： 如果把触发器的JK输入端接到一起，该触发器就转换成（）触发器。 把JK触发器两个输入端子连在一起作为一个输入就构成了T触发器，T触发器具有的逻辑功能是保持和（）。 由于移位寄存器各级触发器是在同一时钟作用下发生状态转移，所以是同步时序逻辑电路。 触发器实质上就是一种功能最简单的时序逻辑电路。 同步时序电路的是指由相同类型的触发器组成的时序逻辑电路。 根据时钟触发方式不同，将触发器分为：同步（电平）触发器和边缘触发器等（） 触发器的状态由时钟脉冲的上升沿时D（数据）端的状态决定，而与触发器的原状态无关，这种触发器是（） T触发器，在T=1时，时钟脉冲一旦触发，触发器就会（） 时序逻辑电路由存储电路和触发器两部分组成。() D触发器是在时钟信号作用下实现其逻辑功能的。 D触发器是在时钟信号作用下实现其逻辑功能的（） 组合逻辑电路的基本单元是门电路 ， 时序逻辑电路的基本单元是触发器 对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（） 触发器实质上是一种功能最简单的时序逻辑电路，是时序电路存储记忆的基础（）