逻辑电路如图所示，当“0”，“1”时，C脉冲来到后，D触发器（ ）。

D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为: 逻辑电路如图所示，其逻辑功能的正确描述为下列哪项（） 由两个主从型JK触发器组成的逻辑电路如图7-6-9 （a）所示，设的初始态是0、0。已知输入信号A和脉冲信号CP的波形如图（b）所示，当第二个CP脉冲作用时，将变为（） 时序逻辑电路按照其触发器 由JK触发器组成的应用电路如图所示。设触发器的初值为00,经分析可知，该电路是一个（） 由JK触发器组成的应用电路如图所示，设触发器的初值都为0，经分析可知这是一个（） 已知时序逻辑电路如题96图所示，图中三个触发器的初始状态由信号x确定，该电路在第1个脉冲上升沿过后，等于（ ）。附：触发器的逻辑状态表为： 时序逻辑电路一定包含触发器（） 触发器与组合逻辑电路相比较（）   组合逻辑电路的基本单元是门电路 ， 时序逻辑电路的基本单元是触发器 由CMOS集成施密特触发器组成的电路及该施密持触发器的电压传输特性曲线如图所示，该电路组成了一个（） 时序电路如图所示，其中均为8位移位寄存器，其余电路分别为全加器和D触发器，那么，该电路又具有（）功能 时序逻辑电路通常由触发器等器件构成。 触发器是构成时序逻辑电路的基本单元（） 由四位二进制同步计数器74163构成的逻辑电路如图所示，该电路的逻辑功能为（） 同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同（） 组合逻辑电路的基本单元电路是门电路和触发器。() 三相六拍脉冲分配逻辑电路由FFl、FF2、FF3三位D触发器组成。其脉冲分配顺序是（） 时序电路如图所示，其中尽均为8位移位寄存器，其余电路分别为全加器和D触发器，那么，该电路又具有（）功能 由3-8线译码器74LS138构成的逻辑电路如图所示，该电路能实现的逻辑功能为（ ).