登录/
注册
题库分类
下载APP
帮助中心
首页
考试
搜题
APP
当前位置:
首页
>
查试题
>
假设某8253的CLK0接1.5MHz的那种,欲使OUT0产生频率为300kHz的方波信号,则8253的计数值应为,应选用的工作方式是
主观题
假设某8253的CLK0接1.5MHz的那种,欲使OUT0产生频率为300kHz的方波信号,则8253的计数值应为,应选用的工作方式是
查看答案
该试题由用户755****88提供
查看答案人数:24378
如遇到问题请
联系客服
正确答案
该试题由用户755****88提供
查看答案人数:24379
如遇到问题请
联系客服
搜索
相关试题
换一换
主观题
假设某8253的CLK0接1.5MHz的那种,欲使OUT0产生频率为300kHz的方波信号,则8253的计数值应为,应选用的工作方式是
答案
单选题
如果分配有15MHz的上行链路和15MHz的下行链路,一个运营商可以使用多少个ARFCN()
A.15个ARFCN B.74个ARFCN C.29个ARFCN D.75个ARFCN
答案
单选题
哪种()TFU/CTU电路板上有15MHz时钟模块。
A.TFU B.CTU C.CTUII-list1 D.都没有
答案
单选题
哪种()TFU/CTU电路板上有15MHz时钟模块。
A.TFU B.TU C.TUII-list1 D.都没有
答案
判断题
地铁专用通信无线系统Tetra数字集群通信系统工作频段:上行:851~866MHz,下行806-821MHz,带宽15MHz()
答案
主观题
定时器8253通道0按工作方式3工作,时钟CLK0=1MHZ,要求方波频率40KHZ,此时写入的计时处值为多少,输出方波的1和0各占多少时间?
答案
单选题
若模拟信号的最高频率为15MHz,为了使得到的样本信号不失真,采样频率必须大于( )
A.15MHz B.20MHz C.25MHz D.30MHz
答案
单选题
观察带有毛刺的15MHZ正弦信号波形,若要如实反映被测信号本质仍带毛刺,则选用的示波器带宽应为()
A.100MHZ B.40MHZ C.60MHZ D.20MHZ
答案
主观题
8253的端口地址为300H—303H,计数器0的CLK0端输入1MHz的计数脉冲,若要使其作为BCD码计数器,且在OUT0端产生1KHz的方波,试写出设置计数器0工作方式的初始化程序段。
答案
主观题
下面Verilog代码对应的输出波形为? `timescale 1ns/1ns module test; reg clk,rst; initial fork clk=0; rst=1; #10 rst=0; #20 rst=1; forever begin #10 clk=1; #5 clk=0; end join endmodule
答案
热门试题
请说明Intel8253各个计数通道中三个引脚信号CLK,OUT和GATE的功能。
8253工作在哪几种方式时,可输出1个时钟周期宽度(1CLK)的负脉冲()。
8253工作在哪几种方式时,可输出1个时钟周期宽度(1CLK)的负脉冲()
中国大学MOOC: 基于initial语句产生普通时钟信号,parameter clk_period = 10;reg clk;initial begin clk = 0; ________________;end
含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;____ Q;[email protected](D or CLK or RST)if (!RST) Q<=0;else if (CLK) Q<=D;endmodule空格处应该填入()
以下代码描述的是?always @ (posedge clk_in) if (reset) begin clk_out <= 1’b0; end else if (enable) begin clk_out <= ! clk_out ; end()
module CNT4 (CLK,Q); output [3:0] Q; input CLK;reg [3:0] Q ;always @(posedge ____)Q <= Q+1 ; endmodule()
8253通道0工作于方式3,接入6MHZ的时钟,要求产生2400HZ的方波,则计数器的初值应为()
module SHIF4(DIN,CLK,RST,DOUT);input CLK,DIN,RST; output DOUT;reg [3:0] SHFT;[email protected](posedge CLK or posedge RST)if (RST) SHFT<=4’B0;else begin SHFT<=(SHFT>>1);SHFT[3]<=DI
中国大学MOOC: module CNT4 (CLK,Q); output [3:0] Q; input CLK;reg [3:0] Q ;always @(posedge ____)Q <= Q+1 ; endmodule
module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK ) if (LOAD) REG8<=DIN ; else REG8[6:0]<=REG8[7:1]; assign QB = REG8[0] ; endmodule该程
module FDIV0(input CLK, RST,input [3:0] D, output PM, output [3:0] DOUT);reg [3:0] Q1; reg FULL;wire LD;[email protected](posedge CLK or negedge RST) if (!RST) begin Q1<=0; FULL<=0; end els
假设8253计数器写入的控制字是36H,则8253被设置成
如果芯片8253的计数器2的时钟频率为2MHz,工作在模式2,为使计数器0每10ms能向外发一中断信号,下列正确的计数初值是
module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK ) if (LOAD) REG8<=DIN ; else ____<=REG8[7:1]; assign QB = REG8[0] ; endmodule空格处应该填入
如果一个网络运营商分别有15MHz的上、下行频宽,那么他可以获得多少个DCS频点(减去一个保护频点)()
中国大学MOOC: module initial_fork_join();reg clk, reset, enable, data;initial fork #1 clk = 0; #10 reset = 0; #5 enable = 0; #3 data = 0;joinendmodule以上程序执行完成共需要____个时间单位。
为了使8253的某个定时器开始定时,至少要向8253写入()次
含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)? ____:(CLK?D:Q);endmodule空格处应该填入()
中国大学MOOC: 设8254 某计数器的CLK输入频率为5MHz,GATE接+5V,编程时控制字=5FH,则写入的计数初值应为( ),才能使OUT端输出频率为200KHZ的信号。
购买搜题卡
会员须知
|
联系客服
免费查看答案
购买搜题卡
会员须知
|
联系客服
关注公众号,回复验证码
享30次免费查看答案
微信扫码关注 立即领取
恭喜获得奖励,快去免费查看答案吧~
去查看答案
全站题库适用,可用于E考试网网站及系列App
只用于搜题看答案,不支持试卷、题库练习 ,下载APP还可体验拍照搜题和语音搜索
支付方式
首次登录享
免费查看答案
20
次
微信扫码登录
账号登录
短信登录
使用微信扫一扫登录
获取验证码
立即登录
我已阅读并同意《用户协议》
免费注册
新用户使用手机号登录直接完成注册
忘记密码
登录成功
首次登录已为您完成账号注册,
可在
【个人中心】
修改密码或在登录时选择忘记密码
账号登录默认密码:
手机号后六位
我知道了
APP
下载
手机浏览器 扫码下载
关注
公众号
微信扫码关注
微信
小程序
微信扫码关注
领取
资料
微信扫码添加老师微信
TOP