当74LS94的Q3经非门的输出与Sr相连时，电路实现的功能为（）。

或非门构成的基本SR锁存器当SR=10时，锁存器输出什么状态？ 添加与非门74LS00N时，在器件工具栏中选择，在“Family”中找到“74LS”，选择“74LS00N” 测试二-五-十进制异步计数器74LS90的逻辑功能时，构成十进制的方法是与相接，脉冲由输入，输出由Q3Q2Q1Q0输出 当74LS94的控制信号为10时，该集成移寄存器处于状态（） 当74LS148的输入端按顺序输入11011101时，输出为()。 当74LS94的控制信号为01时,该集成移位寄存器处子( )状态。 当74LS94的控制信号为01时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为11时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为10时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为00时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为11时，该集成移位寄存器是处状态（） 当74LS94的控制信号为00式时，该集成移位寄存器处于状态（） 一片74LS10内部包含（ ）三输入与非门 74LS00芯片内部与非门的个数为（ ），各与非门的输入端个数为（ ） 当74LS94的控制信号为01，该集成移位寄存器处于状态（） 当集成译码器74LS138的3个使能端都满足要求时，其输出端为（）有效。 8421BCD译码器74LS42输出低电平有效，当输入A3A2A1A0=1000时，其输出Y0-Y9= 每块74LS74集成块内有两个D触发器，用两块74LS74集成元件的4个D触发器组成4位左移寄存器。输入信号为d3d2d1d0=1101，先清零，第3个单次手动脉冲后输出端的状态Q3Q2Q1Q0为（） 按照要求用两种方法设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。 1、用2输入与非门实现，画出相应逻辑图； 2、用集成芯片74HC138 3、74HC151实现 集成电路74LS153是（ ）。