当74LS94的Q。经非门的输出与S，相连时，电路实现的功能为（）

74LS161的输出Q3Q2Q1Q0一共有（ ? ）个状态。 当74LS94的控制信号为10时，该集成移寄存器处于状态（） 当74LS148的输入端按顺序输入11011101时，输出为()。 当74LS94的控制信号为01时,该集成移位寄存器处子( )状态。 当74LS94的控制信号为00时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为01时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为11时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为10时，该集成移位寄存器处于（）状态。 当74LS94的控制信号为00式时，该集成移位寄存器处于状态（） 当74LS94的控制信号为11时，该集成移位寄存器是处状态（） 一片74LS10内部包含（ ）三输入与非门 74LS00芯片内部与非门的个数为（ ），各与非门的输入端个数为（ ） 测试二-五-十进制异步计数器74LS90的逻辑功能时，构成十进制的方法是与相接，脉冲由输入，输出由Q3Q2Q1Q0输出 当74LS94的控制信号为01，该集成移位寄存器处于状态（） 中国大学MOOC: 如图所示由集成四位全加器74LS283和或非门构成的电路，已知输入DCBA为BCD8421码，写出表达式：B2=B1= ，输出S3 S2 S1 S0为 码。【图片】 两个与非门构成的基本RS触发器，当Q=1、Q=0时，两个输入信号R=1和S=1。触发器的输出Q会（）。 74LS138及相应门电路可实现加法器的功能（） 74LS138及相应门电路可实现加法器的功能。 集成电路74LS153是（ ）。 按照要求用两种方法设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出为1。 1、用2输入与非门实现，画出相应逻辑图； 2、用集成芯片74HC138 3、74HC151实现