74LS138及相应门电路可实现加法器的功能。

能实现二进制加法运算的逻辑电路称为加法器 由3-8线译码器74LS138构成的逻辑电路如图所示，该电路能实现的逻辑功能为（ ). 用3线——8线译码器74LS138扩展成5线——32线的译码器，需要（??????? ）片74LS138。 半加法器和全加法器的区别是()。 下列说法正确的是: 加法器不可以设计成减法器|用加法器不可以设计组合逻辑电路|用加法器可以设计任何组合逻辑电路|用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式。 74LS138集成芯片可以实现任意变量的逻辑函数 74LS138集成芯片可以实现任意变量的逻辑函数（） 74LS138用作数据分配器，则有（） 由74ls192构成十进制加法器时，当0-9变化时，会由那个引脚产生脉冲信号？ 74LS138是3线-8线集成译码器。 加法器是一个组合逻辑电路。() 74LS138有（）个译码输入端和（）个译码输出端。 不属于组合逻辑电路的加法器为（） 串行加法器的进位信号采用__传递，而并行加法器的进位信号采用__传递。（1926）（） 加法器分__种。（1916）（） 下列不属于组合逻辑电路的加法器为 下列不属于组合逻辑电路的加法器为()。 在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。 多位加法器采用超前进位的目的是简化电路结构 超前进位加法器可以