一个四位二进制加法计数器，若初始状态为0011,输入第7个CP脉冲后，计数器状态为（）,输入第12个脉冲后，计数器状态为（）

三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（） n位二进制加法计数器有（）个状态，最大计数器是（）。 四位二进制加法计数器能记的最大十进制数为（） 一异步三位二进制加法计数器，当第5个CP脉冲后，计数器状态为（） 一个四位二进制加法 一个四位二进制计数器最多可累计16个脉冲。(   )   一异步三位二进制加法计数器，当第4个CP脉冲过后，计数器状态变为（）。 一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。 一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器的状态为() 用两个四位二进制计数器级联构成一个计数器，其计数的最大模数为（ ） 试用芯片74LS163设计一个6进制加法计数器。画出逻辑图。（74LS163是一个同步清零，同步置数的四位二进制加法计数器） 若4位同步二进制加法计数器当前的状态是0111,下一个输入时钟脉冲后,其内容变为( ) 一个5位的二进制加法计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（） 一个十位二进制加法计数器,在0.002秒内选通,假定初始状态为0,若计数脉冲频率为250KHZ,在选通脉冲终止时,计数器的输入脉冲为( )个,计数终止时,计数器的输出状态为( )。 试用4位二进制同步加法计数器74LS161构成十进制加法计数器。   目前广泛使用由一个四位二进制计数器组成一位十进制计数器，十进制数只能用“8421”码来编排（） 四位二进制计数器可以实现从 0 到 15 的计数。（ ） 时序逻辑电路中，N位二进制加法计数器有（）个状态，最大计数值是（）   一个八位二进制减法器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为（） 一个4位二进制加法计数器起始状态为1001,当最低位接到4个脉冲时，触发器为()