中国大学MOOC: 正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正边沿后Q为（ ）。

中国大学MOOC: 同步JK触发器，边沿JK触发器，主从JK触发器的逻辑功能（ ）。 中国大学MOOC: 边沿控制型触发器的触发方式为（ ） 触发器的状态由时钟脉冲的上升沿时D（数据）端的状态决定，而与触发器的原状态无关，这种触发器是（） T触发器，在T=1时，加上时钟脉冲，则触发器（） T触发器，在T＝1时，加上时钟脉冲，则触发器（） 中国大学MOOC: 对于JK触发器，设输入J=1，K=0，在CP脉冲的作用后，触发器的次态应为（ ）。 D触发器的应用电路如图所示，设输出Q的初值为0，那么在时钟脉冲CP的作用下，输出Q为（） D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为: 中国大学MOOC: 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ） JK触发器在J、K端同时输入低电平，时钟脉冲CP作用后处于（）状态 T触发器，在T=1时，时钟脉冲一旦触发，触发器就会（） JK触发器在时钟脉冲作用下，触发器计数，其输入信号为（） JK触发器在时钟脉冲作用下，触发器保持，其输入信号为（） D触发器也可以构成寄存器电路，当输入端D为0时，再加一个移位正脉冲，D触发器输出端Q=（） 环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。() 同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同（） 一个T触发器,在T=1时,加上时钟脉冲,则触发器（） JK触发器在时钟脉冲作用下，触发器置1，其输入信号为（） JK触发器在时钟脉冲作用下，触发器置0，其输入信号为（） 一个T触发器，在T=1时，加上时钟脉冲，则触发器（????）