一个四位二进制计数器最多可累计16个脉冲。(   )  

一个 n 位二进制计数器最多可以计到 2^n - 1。（ ） 一个4位二进制加法计数器起始状态为1001,若再输入4个计数脉冲，计数器的新状态为()   四位二进制计数器可以实现从 0 到 15 的计数。（ ） 三位二进制异步加法计数器，第4个CP脉冲后，计数器状态为（） 四位二进制加法计数器能记的最大十进制数位（）。 74LS192芯片属于四位二进制加法计数器（） 一异步三位二进制加法计数器，当第5个CP脉冲后，计数器状态为（） 一个4位二进制计数器的最大模数是（）。 一个四位二进制加法 一异步三位二进制加法计数器，当第4个CP脉冲过后，计数器状态变为（）。 一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器状态变为（）。 一个4位的二进制加计数器，由0000状态开始，经过10个时钟脉冲后，此计数器的状态为( ) 一个5位的二进制加法计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（） 二进制计数器就是每来一个时钟脉冲计数值加 2。（ ） 四位二进制加法计数器能记的最大十进制数为（） 一异步三位二进制加法计数器，当第8个CP脉冲过后，计数器的状态为() 一个 4 位二进制计数器，经过（ ）个时钟脉冲后可以从 0000 状态循环到 1111 状态。 4位二进制计数器也是一个十六分频电路。 对于十进制的减法计数器，原始状态为相当于十进制数9的四位二进制代码，当第十个计数脉冲到来时，计数器的状态为（）。 试用芯片74LS163设计一个6进制加法计数器。画出逻辑图。（74LS163是一个同步清零，同步置数的四位二进制加法计数器）